

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-261373

(43)Date of publication of application : 24.09.1999

(51)Int.Cl.

H03H 11/16

H03B 5/12

H03D 1/22

H03D 3/06

H04L 27/22

(21)Application number : 10-055067

(71)Applicant : SONY CORP

(22)Date of filing : 06.03.1998


(72)Inventor : HIRABAYASHI ATSUSHI
FUJITA KOSUKE
KOMORI KENJI
MURAYAMA NOBUHIRO

(54) PHASE SHIFTER, VOLTAGE CONTROL-TYPE OSCILLATION CIRCUIT, DEMODULATION CIRCUIT AND SIGNAL PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a phase shifter, a voltage control-type oscillation circuit and a demodulation circuit, which are suitable for making an integrated circuit, and to provide a signal processor using them by holding an input terminal with high impedance and making driving current corresponding to a phase signal whose phase differs from an input signal by 90 degrees flow from the input signal.

SOLUTION: Two pairs of differential transistors Q1-Q2 and Q5-Q6 hold both ends of capacitors C14 and C15 to be high impedance and input signals V_{in} and $-V_{in}$ are inputted to the differential pairs of transistors Q1 and Q2. Phase signals whose phases differ from the input signals V_{in} and $-V_{in}$ by 90 degrees are generated. Current is made to flow out from an input/output terminal in accordance with the phase signal. Thus, a four terminal circuit network formed by connecting non-contact-type active inductance is connected to the capacitors C14 and C15 in parallel can be formed. Thus, resistances R_e are connected like a way that sleeves are rolled up and a phase shifter can be constituted.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-261373

(43) 公開日 平成11年(1999) 9月24日

(51) Int.Cl.⁸

識別記号

F I

H 0 3 H 11/16

H 0 3 H 11/16

H 0 3 B 5/12

H 0 3 B 5/12

A

H 0 3 D 1/22

H 0 3 D 1/22

A

3/06

3/06

A

H 0 4 L 27/22

H 0 4 L 27/22

Z

審査請求 未請求 請求項の数12 O L (全 16 頁)

(21) 出願番号

特願平10-55067

(22) 出願日

平成10年(1998) 3月6日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 平林 敦志

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内

(72) 発明者 藤田 幸祐

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内

(72) 発明者 小森 健司

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内

(74) 代理人 弁理士 多田 繁範


最終頁に続く

(54) 【発明の名称】 移相器、電圧制御型発振回路、復調回路及び信号処理装置

(57) 【要約】

【課題】 移相器、電圧制御型発振回路、復調回路及び信号処理装置に関し、例えばラジオ受信機、テレビジョン受像機、衛星放送受信機、ビデオテープレコーダ、移動体通信機等に適用して、集積回路化に好適な移相器、電圧制御型発振回路、復調回路、これらを用いた信号処理装置を提案する。

【解決手段】 本発明は、入力端等をハイインピーダンスにより保持して、入力信号 V_{in} 、 $-V_{in}$ に対して90度位相の異なる位相信号 V_L 、 $-V_L$ を生成し、この位相信号 V_L 、 $-V_L$ に応じた駆動電流 i_{L1} をそれぞれ入力信号 $-V_{in}$ 、 V_{in} より流出させる。



【特許請求の範囲】

【請求項 1】第 1 の入力端及び第 1 の出力端に接続された第 1 のコンデンサと、

第 2 の入力端及び第 2 の出力端に接続された第 2 のコンデンサと、

前記第 1 の入力端及び第 2 の出力端に接続された第 1 の抵抗と、

前記第 2 の入力端及び第 1 の出力端に接続された第 2 の抵抗と、

前記第 1 及び第 2 のコンデンサの各端子をハイインピーダンスにより保持して、前記第 1 及び第 2 の入力端の入力信号に対して 90 度位相の異なる第 1 及び第 2 の位相信号を生成する位相信号生成回路と、

前記第 1 及び第 2 の位相信号に応じた駆動電流を、それぞれ前記第 2 及び第 1 の入力端より流出させると共に、前記第 2 及び第 1 の出力端より流出させる電流源とを備えることを特徴とする移相器。

【請求項 2】前記第 1 及び第 2 の入力端にドライブ抵抗を有し、

前記第 1 及び第 2 の出力端に終端抵抗を有することを特徴とする請求項 1 に記載の移相器。

【請求項 3】移相器により入力信号を処理して前記入力信号を復調する復調回路において、

前記移相器は、

第 1 の入力端及び第 1 の出力端に接続された第 1 のコンデンサと、

第 2 の入力端及び第 2 の出力端に接続された第 2 のコンデンサと、

前記第 1 の入力端及び第 2 の出力端に接続された第 1 の抵抗と、

前記第 2 の入力端及び第 1 の出力端に接続された第 2 の抵抗と、

前記第 1 及び第 2 のコンデンサの各端子をハイインピーダンスにより保持して、前記第 1 及び第 2 の入力端の入力信号に対して 90 度位相の異なる第 1 及び第 2 の位相信号を生成する位相信号生成回路と、

前記第 1 及び第 2 の位相信号に応じた駆動電流を、それぞれ前記第 2 及び第 1 の入力端より流出させると共に、前記第 2 及び第 1 の出力端より流出させる電流源とを有することを特徴とする復調回路。

【請求項 4】移相器により所望の信号を処理する信号処理装置において、

前記移相器は、

第 1 の入力端及び第 1 の出力端に接続された第 1 のコンデンサと、

第 2 の入力端及び第 2 の出力端に接続された第 2 のコンデンサと、

前記第 1 の入力端及び第 2 の出力端に接続された第 1 の抵抗と、

前記第 2 の入力端及び第 1 の出力端に接続された第 2 の

抵抗と、

前記第 1 及び第 2 のコンデンサの各端子をハイインピーダンスにより保持して、前記第 1 及び第 2 の入力端の入力信号に対して 90 度位相の異なる第 1 及び第 2 の位相信号を生成する位相信号生成回路と、

前記第 1 及び第 2 の位相信号に応じた駆動電流を、それぞれ前記第 2 及び第 1 の入力端より流出させると共に、前記第 2 及び第 1 の出力端より流出させる電流源とを有することを特徴とする信号処理装置。

10 【請求項 5】アクティブインダクタンスによるバンドパスフィルタと、前記バンドパスフィルタの出力信号を前記バンドパスフィルタに正帰還する帰還回路とを有する電圧制御型発振回路であって、

前記バンドパスフィルタは、

前記帰還回路より差動入力による第 1 及び第 2 の入力信号をハイインピーダンスにより受け、前記第 1 及び第 2 の入力信号に対してそれぞれ 90 度位相の異なる第 1 及び第 2 の位相信号を生成する位相信号生成回路と、

20 前記第 1 及び第 2 の位相信号に応じた駆動電流を、それぞれ前記第 2 及び第 1 の入力端より流出させる電流源と、

前記駆動電流を制御する制御手段とを有することを特徴とする電圧制御型発振回路。

【請求項 6】電圧制御型発振回路を有する復調回路において、

前記電圧制御型発振回路は、

アクティブインダクタンスによるバンドパスフィルタと、前記バンドパスフィルタの出力信号を前記バンドパスフィルタに正帰還する帰還回路とを有し、

30 前記バンドパスフィルタは、

前記帰還回路より差動入力による第 1 及び第 2 の入力信号をハイインピーダンスにより受け、前記第 1 及び第 2 の入力信号に対してそれぞれ 90 度位相の異なる第 1 及び第 2 の位相信号を生成する位相信号生成回路と、

前記第 1 及び第 2 の位相信号に応じた駆動電流を、それぞれ前記第 2 及び第 1 の入力端より流出させる電流源と、

前記駆動電流を制御する制御手段とを有することを特徴とする復調回路。

40 【請求項 7】前記第 1 及び又は第 2 の入力信号を基準にして、及び又は前記第 1 及び又は第 2 の位相信号を基準にして、所望の変調信号を復調することを特徴とする請求項 6 に記載の復調回路。

【請求項 8】前記変調信号は、

振幅変調信号でなることを特徴とする請求項 7 に記載の復調回路。

【請求項 9】前記入力信号と、前記位相信号とを演算処理して、前記入力信号に対して所望の位相差を有する基準信号を生成し、

50 前記基準信号を基準にして位相変調信号を復調すること

3

を特徴とする請求項6に記載の復調回路。

【請求項10】電圧制御型発振回路を有する信号処理装置において、

前記電圧制御型発振回路は、
アクティブインダクタンスによるバンドパスフィルタ
と、前記バンドパスフィルタの出力信号を前記バンドパス
フィルタに正帰還する帰還回路とを有し、

前記バンドパスフィルタは、
前記帰還回路より差動入力による第1及び第2の入力信
号をハイインピーダンスにより受け、前記第1及び第2
の入力信号に対してそれぞれ90度位相の異なる第1及
び第2の位相信号を生成する位相信号生成回路と、
前記第1及び第2の位相信号に応じた駆動電流を、それ
ぞれ前記第2及び第1の入力端より流出させる電流源
と、

前記駆動電流を制御する制御手段とを有することを特徴
とする信号処理装置。

【請求項11】周波数変調信号を復調する復調回路にお
いて、

周波数変調信号を帯域制限して出力するバンドパスフ
ィルタと、

前記バンドパスフィルタの出力信号を基準にして前記周
波数変調信号を処理する位相弁別回路とを有し、

前記バンドパスフィルタは、
差動入力による前記周波数変調信号をハイインピーダン
スにより受け、前記周波数変調信号に対してそれぞれ9
0度位相の異なる差動出力の位相信号を生成する位相信
号生成回路と、

前記差動出力の位相信号に応じた駆動電流をそれぞれ前
記周波数変調信号の入力端より流出させる電流源とを有
することを特徴とする復調回路。

【請求項12】復調回路により周波数変調信号を復調す
る信号処理装置において、

前記復調回路は、
周波数変調信号を帯域制限して出力するバンドパスフ
ィルタと、

前記バンドパスフィルタの出力信号を基準にして前記周
波数変調信号を処理する位相弁別回路とを有し、

前記バンドパスフィルタは、
差動入力による前記周波数変調信号をハイインピーダン
スにより受け、前記周波数変調信号に対してそれぞれ9
0度位相の異なる差動出力の位相信号を生成する位相信
号生成回路と、

前記差動出力の位相信号に応じた駆動電流をそれぞれ前
記周波数変調信号の入力端より流出させる電流源とを有
することを特徴とする復調回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、移相器、電圧制御
型発振回路、復調回路及び信号処理装置に関し、例えば

ラジオ受信機、テレビジョン受像機、衛星放送受信機、
ビデオテープレコーダ、移動体通信機等に適用すること
ができる。本発明は、入力端等をハイインピーダンスに
より保持して、入力信号に対して90度位相の異なる位
相信号を生成し、この位相信号に応じた駆動電流をそれ
ぞれ入力信号より流出させることにより、集積回路化に
好適な移相器、電圧制御型発振回路、復調回路、これら
を用いた信号処理装置を提案する。

【0002】

【従来の技術】従来、テレビジョン受像機等の信号処理
装置においては、各種移相器を用いて検波回路、復調回
路を構成するようになされている。

【0003】すなわち図12は、テレビジョン受像機、
ラジオ受信機等に適用されるAM (Amplitude Modulation)
同期検波回路を示すブロック図である。このAM同
期検波回路1は、例えば中間周波回路より出力されるA
M変調信号S1を掛け算器2に与え、ここで電圧制御型
M変調信号S1を掛け算器2に与え、ここで電圧制御型
発振回路(VCO)3の出力信号S2と乗算する。ロー
パスフィルタ(LPF)4は、この掛け算器2の出力信
号を帯域制限して出力し、電圧制御型発振回路3は、こ
のローパスフィルタ4の出力信号が0レベルになるよう
に、出力信号S2の周波数を可変する。これにより掛け
算器2、電圧制御型発振回路3、ローパスフィルタ4
は、PLL (Phase Locked Loop) 回路を構成し、90
度の位相差によりAM変調信号S1に位相同期してなる
出力信号S2を生成する。

【0004】移相器5は、この出力信号S2の位相を9
0度変化させ、これによりAM変調信号S1に対して0
度の位相差により位相同期し、かつ一定振幅でなる基準
信号S3を生成する。掛け算器6は、この基準信号S3
とAM変調信号S1とを乗算して低域成分を出力するこ
とにより、AM変調信号S1をエンベロープ検波してな
るAM検波信号S4を出力する。

【0005】これに対して図13は、例えば携帯電話等
の移動体通信機に適用されるQPSK (Quadrature Phase
Shift Keying) 復調回路を示すブロック図である。
このQPSK復調回路11は、例えば中間周波回路より
出力されるQPSK変調信号S11を掛け算器12に与
え、ここで電圧制御型発振回路(VCO)13の出力信
号S12と乗算する。ローパスフィルタ(LPF)14
は、この掛け算器12の出力信号を帯域制限して出力
し、電圧制御型発振回路13は、このローパスフィルタ
14の出力信号に応じて出力信号S12の周波数を可変
する。これにより掛け算器12、電圧制御型発振回路1
3、ローパスフィルタ14は、PLL回路を構成し、9
0度の位相差によりQPSK変調信号S11の搬送波に
位相同期してなる出力信号S12を生成する。

【0006】移相器15は、この出力信号S12の位相
を45度変化させ、これによりQPSK変調信号S11
の搬送波に対して45度の位相差により位相同期し、か

つ一定振幅でなる基準信号 S13 を生成する。掛け算器 16 は、この基準信号 S13 と QPSK 変調信号 S11 とを乗算して低域成分を出力することにより、Q 軸を基準にして QPSK 変調信号 S11 を復調してなる Q 信号 SQ を出力する。

【0007】また移相器 17 は、この出力信号 S12 の位相を -45 度変化させ、これにより QPSK 変調信号 S11 の搬送波に対して -45 度の位相差により位相同期し、かつ一定振幅でなる基準信号 S14 を生成する。掛け算器 18 は、この基準信号 S14 と QPSK 変調信号 S11 とを乗算して低域成分を出力することにより、I 軸を基準にして QPSK 変調信号 S11 を復調してなる I 信号 SI を出力する。

【0008】これに対して図 14 は、例えばテレビジョン受像機の音声検波に適用される FM (Frequency Modulation) 検波回路を示すブロック図である。この FM 検波回路 21 は、クウォドレイチャ方式の検波回路であり、例えば中間周波回路より出力される FM 変調信号 S21 をバンドパスフィルタ (BPF) 22 に与える。

【0009】ここでバンドパスフィルタ 22 は、搬送波周波数 f_0 を中心として、FM 変調信号 S21 を帯域制限して出力することにより、この搬送波周波数 f_0 を中心として FM 変調信号 S21 の周波数に応じて位相が変化してなる帯域制限信号 S22 を出力する。移相器 23 は、FM 変調信号 S21 の位相を 90 度変化させて出力し、位相弁別回路 24 は、この移相器 23 の出力信号 S

$$\frac{V_{out}}{V_{in}} = \frac{(S^2 - S \cdot gm2 / C2 + gm1 \cdot gm2 / C1 / C2)}{(S^2 + S \cdot gm2 / C2 + gm1 \cdot gm2 / C1 / C2)} \dots (1)$$

【0013】

【発明が解決しようとする課題】ところでコンデンサ、抵抗等のイコライザ回路構成の移相器を用いると、この種の復調回路、検波回路は、集積回路化して、所望の特性を簡易に確保することが困難な問題がある。

【0014】すなわちイコライザ回路構成の移相器は、集積回路化すると、抵抗値等のばらつきにより特性のばらつきを避け得ず、これにより所望の特性を確保しようとすると、種々の調整作業が必要になる。さらにインダクタンス値の調整により移相量を調整するような場合には、これに伴って Q の変化を避け得ず、出力レベルが変動する等により特性の劣化を避け得なくなる。

【0015】この問題を解決する 1 つの方法としてバイカッドフィルタによる移相器を使用することが考えられるが、バイカッドフィルタによる移相器は、2 つの演算増幅回路により使用可能周波数の上限が限られ、処理する信号の周波数が高い場合、適用することが困難な問題がある。

【0016】因みに、バイカッドフィルタによる移相器は、演算増幅回路の GB 積により使用周波数範囲が制限され、使用可能な周波数範囲で使用する場合でも、使用

23 と、帯域制限信号 S22 とを乗算することにより、FM 変調信号 S21 の周波数に応じて信号レベルが変化してなる FM 検波信号 S24 を出力する。

【0010】このようにして各種復調回路に適用される移相器は、コンデンサ、抵抗等を用いたイコライザ回路構成により、又はバイカッドフィルタにより構成されるようになされている。

【0011】図 15 は、このバイカッドフィルタによる移相器を示すブロック図である。この移相器 30 は、非反転入力端に正側信号源 31 を接続した第 1 の演算増幅回路 32 と、この演算増幅回路 32 の出力を反転入力端に入力する第 2 の演算増幅回路 33 とにより構成される。移相器 30 は、この第 2 の演算増幅回路 33 の出力を第 1 及び第 2 の演算増幅回路 32 及び 33 の反転入力端に帰還すると共に、各演算増幅回路 32 及び 33 に所定容量のコンデンサ C1 及び C2 を接続する。さらに移相器 30 は、これら第 1 及び第 2 の演算増幅回路 32 及び 33 のコンデンサ C1 及び C2 にそれぞれ負側信号源 34 及び正側信号源 35 を接続する。これにより移相器 30 では、次式により伝達関数が表されるようになされている。なおここで $gm1$ 及び $gm2$ は、演算増幅回路 32 及び 33 の相互コンダクタンスであり、 S は、ラプラス演算子である。

【0012】

【数 1】

30 周波数帯の上限付近で使用すると、入出力間において位相及び利得にオフセットが発生する。またこのように使用周波数帯の上限付近で使用すると、出力インピーダンスも無視できなくなり、また Q も低下する。

【0017】また使用周波数が低い場合でも、2 つの演算増幅回路 32 及び 33 を積分器として動作させることにより、出力 V_{out} にオフセット電圧の発生を避け得ず、何段もの従属接続すると、正しい動作を保障できなくなる恐れがある。さらに集積回路化して、前後段の回路と差動入力、差動出力により信号を入出力する場合には、さらに 2 つの演算増幅回路を追加して、図 15 に説明したと同様の回路を形成する必要があり、その分全体構成が煩雑になる問題がある。

【0018】本発明は以上の点を考慮してなされたもので、これらの問題点を一挙に解決して集積回路化に好適な移相器、復調回路、これら移相器、復調回路を用いた信号処理装置を提案しようとするものである。

【0019】

【課題を解決するための手段】かかる課題を解決するため本発明においては、移相器、移相器を用いた復調回路、移相器を用いた信号処理装置に適用して、これら移

7
相器において、1対の入出力端に所定の形態により第1及び第2のコンデンサ及び第1及び第2の抵抗を接続し、位相信号生成回路により、これら第1及び第2のコンデンサの各端子をハイインピーダンスにより保持すると共に、第1及び第2の入力端の入力信号に対して90度位相の異なる第1及び第2の位相信号を生成し、電流源により、第1及び第2の位相信号に応じた駆動電流を、それぞれ第2及び第1の入力端、第2及び第1の出力端より流出させる。

10 【0020】また電圧制御型発振回路、この電圧制御型発振回路を用いた復調回路、この電圧制御型発振回路を用いた信号処理装置に適用して、この電圧制御型発振回路をバンドパスフィルタと、バンドパスフィルタの出力信号をバンドパスフィルタに正帰還する帰還回路とにより構成する。さらにこのバンドパスフィルタにおいて、

帰還回路より差動入力による第1及び第2の入力信号をハイインピーダンスにより受け、それぞれ90度位相の異なる第1及び第2の位相信号を生成すると共に、この第1及び第2の位相信号に応じた駆動電流を、それぞれ第2及び第1の入力端より流出させるように構成し、この駆動電流を制御する。

20 【0021】また復調回路、この復調回路を用いた信号処理装置に適用して、この復調回路を、周波数変調信号を帯域制限して出力するバンドパスフィルタと、このバンドパスフィルタの出力信号を基準にして周波数変調信号を処理する位相弁別回路とにより構成する。このときバンドパスフィルタにおいて、差動入力による周波数変調信号をハイインピーダンスにより受け、周波数変調信号に対してそれぞれ90度位相の異なる差動出力の位相信号を生成すると共に、これら差動出力の位相信号に応じた駆動電流をそれぞれ変調信号の入力端より流出させる。

30 【0022】ハイインピーダンスにより保持して、第1及び第2の入力端の入力信号に対して90度位相の異なる第1及び第2の位相信号を生成し、電流源により、第1及び第2の位相信号に応じた駆動電流を、それぞれ第2及び第1の入力端、第2及び第1の出力端より流出させれば、この第1及び第2の入力端、第1及び第2の出力端より見て、入力信号に対して90度位相の異なる電流が流れることになり、これにより入出力端間に等化的にインダクタンスを配置した構成を形成することができる。

【0023】これにより移相器、移相器を用いた復調回路、移相器を用いた信号処理装置に適用して、これら移相器において、1対の入出力端間に所定の形態により第1及び第2のコンデンサ及び第1及び第2の抵抗を接続して、梯子型の4端子回路網を形成することができ、入力信号に対して90度位相の異なる出力信号を出力することができる。

【0024】また電圧制御型発振回路、この電圧制御型

発振回路を用いた復調回路、この電圧制御型発振回路を用いた信号処理装置に適用して、この電圧制御型発振回路をバンドパスフィルタと帰還回路とにより構成し、上述の構成と類似の構成によるインダクタンスを用いてこのバンドパスフィルタを構成すると共に、帰還回路より差動入力による第1及び第2の入力信号を受けるようにすれば、正帰還による発振回路を構成することができ、さらにこのとき、それぞれ第2及び第1の入力端よりの制御により発振周波数を可変することができる。これにより必要に応じて入力信号と、位相信号とを選択的に使用して種々の変調信号を処理することができる。

【0025】また復調回路、この復調回路を用いた信号処理装置に適用して、この復調回路を、周波数変調信号を帯域制限して出力するバンドパスフィルタと、このバンドパスフィルタの出力信号を基準にして周波数変調信号を処理する位相弁別回路とにより構成するようにし、上述のインダクタンスを用いてこのバンドパスフィルタを構成すれば、従来構成の移相器を使用しなくても、周波数変調信号を処理することができる。

【0026】

【発明の実施の形態】以下、適宜図面を参照しながら本発明の実施の形態を詳述する。

【0027】(1) 第1の実施の形態

図1は、本発明の第1の実施の形態に係る移相器を示す接続図である。この実施の形態において、この移相器40は、図12及び図14について上述した移相器に代えて適用され、種々の信号処理回路と共に集積回路化される。

30 【0028】すなわち移相器40は、前段の信号処理回路からの差動入力 V_{in} 及び $-V_{in}$ をそれぞれトランジスタQ1及びQ2のベースに受ける。なおこの入力回路において、直流バイアスの記載は省略する。トランジスタQ1及びQ2は、エミッタフォロウ回路構成によるハイインピーダンス入力の差動対であり、それぞれコレクタが電源VCCに接続され、エミッタに抵抗R13及びR14が接続される。

40 【0029】さらにトランジスタQ1及びQ2は、抵抗R13及びR14の他端がコンデンサC13により接続され、このコンデンサC13の両端がそれぞれトランジスタQ3及びQ4のコレクタに接続される。これらトランジスタQ3及びQ4は、エミッタに電流源41及び42が接続され、またこれらトランジスタQ3及びQ4の2が接続され、またこれらトランジスタQ3及びQ4のエミッタが抵抗R15により接続されるようになされて、これらによりトランジスタQ1及びQ2は、入力端をハイインピーダンスにより保持すると共に、コンデンサC13の両端に、それぞれ入力信号 V_{in} 及び $-V_{in}$ に対して90度位相の変化してなる位相信号を生成する。なおここでコンデンサC13の容量は、 $C1/2$ である。また抵抗R13及びR14、抵抗R15は、抵

抗値 R_1 に設定される。

【0030】またトランジスタ Q_1 及び Q_2 は、それぞれコンデンサ C_{14} 及び C_{15} を介してトランジスタ Q_5 及び Q_6 とベースを共通に接続し、これらトランジスタ Q_5 及び Q_6 のコレクタが電源 V_{CC} に接続され、またこれらトランジスタ Q_5 及び Q_6 のエミッタがそれぞれエミッタ抵抗 R_{16} 及び R_{17} を介してトランジスタ Q_3 及び Q_4 のコレクタに接続されるようになされている。

【0031】これによりトランジスタ Q_5 及び Q_6 は、トランジスタ Q_1 及び Q_2 と共に、ハイインピーダンス入力の差動対を構成し、移相器 40 においては、これらトランジスタ Q_1 、 Q_2 、 Q_5 、 Q_6 の差動対によりコンデンサ C_{14} 及び C_{15} の両端をハイインピーダンスにより保持するようになされ、これらコンデンサ C_{14} 及び C_{15} の両端がそれぞれ 2 端子の入出力端に割り当てられるようになされている。なおコンデンサ C_{14} 及び C_{15} の容量は、 C_2 であり、抵抗 R_{16} 及び R_{17} の抵抗値は、抵抗 R_{13} 及び R_{14} と等しい R_1 である。

【0032】さらにトランジスタ Q_1 及び Q_2 は、それぞれエミッタに電流源 43 及び 44 を接続してなるトランジスタ Q_7 及び Q_8 のベースに、コンデンサ C_{13} の両端が接続され、これらトランジスタ Q_7 及び Q_8 のエミッタが抵抗 R_{19} により接続されると共に、それぞれトランジスタ Q_5 及び Q_6 側の出力端に接続される。これにより移相器 40 は、コンデンサ C_{13} の両端に現れる位相信号に応じて、出力端でなるコンデンサ C_{14} 及び C_{15} の一端を電流駆動するようになされている。

【0033】また同様に、トランジスタ Q_1 及び Q_2 は、それぞれエミッタに電流源 45 及び 46 を接続してなるトランジスタ Q_9 及び Q_{10} のベースに、コンデンサ C_{13} の両端が接続される。これらトランジスタ Q_9 及び Q_{10} は、エミッタが抵抗 R_{20} により接続されると共に、それぞれトランジスタ Q_1 及び Q_2 側の入力端にコレクタが接続される。これにより移相器 40 は、コンデンサ C_{13} の両端に現れる位相信号に応じて、入力端でなるコンデンサ C_{14} 及び C_{15} の他端を電流駆動するようになされている。なおこれら抵抗 R_{19} 及び R_{20} の抵抗値は、 $2R_2$ である。

【0034】さらに移相器 40 においては、これら入力端及び出力端が抵抗 R_e によりたすき掛け状に接続されるようになされている。

【0035】以上の構成において、前段の信号処理回路より入力される差動入力 V_{in} 及び $-V_{in}$ は、それぞれハイインピーダンス入力のトランジスタ Q_1 及び Q_2 に入力されると共に、他端が同様にハイインピーダンスに保持されたコンデンサ C_{14} 及び C_{15} をそれぞれ介して出力端に出力される。

【0036】ここでコンデンサ C_{13} の両端電圧をそれ

ぞれ V_L 及び $-V_L$ とおき、コンデンサ C_{13} のトランジスタ Q_1 側においてキルヒホッフの定理を適用すると、この移相器 40 においては、次式の関係式を得ることができる。なおここで i_1 は、抵抗 R_{13} の電流であり、 i_2 は、コンデンサ C_{13} の電流であり、 i_3 は、トランジスタ Q_3 のコレクタ電流であり、 i_4 は、抵抗 R_{17} の電流である。また V_{out} 、 $-V_{out}$ は、出力端の電圧である。

【0037】

$$10 \quad \text{【数 2】} \quad i_1 + i_4 = i_2 + i_3 \quad \dots (2)$$

【0038】

$$\text{【数 3】} \quad i_1 = \frac{V_{in} - V_L}{R_1} \quad \dots (3)$$

【0039】

$$\text{【数 4】} \quad i_4 = \frac{-V_{out} - V_L}{R_1} \quad \dots (4)$$

20 【0040】

$$\begin{aligned} \text{【数 5】} \quad i_2 &= \frac{2V_L}{\frac{2}{SC_1}} \\ &= V_L \cdot SC_1 \quad \dots (5) \end{aligned}$$

【0041】ここでトランジスタ Q_3 及び Q_4 のベースにコンデンサ C_{13} の両端が接続され、これらトランジスタ Q_3 及び Q_4 のエミッタが抵抗 R_{15} により接続されていることにより、(2) 式の電流 i_3 は、次式により表される。

【0042】

$$\text{【数 6】} \quad i_3 = \frac{-2V_L}{R_1} \quad \dots (6)$$

【0043】これら (3) ~ (6) 式を (2) 式に代入すれば、次式の関係式を得ることができる。

【0044】

【数 7】

$$\begin{aligned} 40 \quad \frac{V_{in} - V_L}{R_1} + \frac{-V_{out} - V_L}{R_1} \\ = V_L \cdot SC_1 + \frac{-2V_L}{R_1} \quad \dots (7) \end{aligned}$$

【0045】さらにこの (7) 式を整理すれば、次式の関係式を得ることができる。

【0046】

【数 8】

$$\frac{V_{in} - V_{out}}{R_1} = V_L SC_1 \quad \dots (8)$$

11

【0047】ここでトランジスタQ9及びQ10は、それぞれコンデンサC13の両端にベースを接続し、このベース電圧に応じて、トランジスタQ2及びQ1のベースより、次式で表される電流 i_{L1} を流出させることになる。

【0048】

【数9】

$$i_{L1} = \frac{V_L + (V_L)}{2R_2} = \frac{V_L}{R_2} \quad \dots\dots (9)$$

【0049】ここで(8)式を(9)式に代入すれば、次式の関係式を得ることができる。

【0050】

【数10】

$$i_{L1} = \frac{V_{in} - V_{out}}{SC1 \cdot R1 \cdot R2} \quad \dots\dots (10)$$

【0051】これにより抵抗 R_e 及びコンデンサC14、C15が接続されていないとした場合に、信号源 V_{in} 及び $-V_{in}$ よりそれぞれトランジスタQ1及びQ2側を見たインピーダンスZは、次式により表され、入出力端に非接地型のアクティブインダクタンスZ(=C1・R1・R2)が形成されていることが分かる。

【0052】

【数11】

$$Z = \frac{V_{in} - V_{out}}{i_{L1}} = SC1 \cdot R1 \cdot R2 \quad \dots\dots (11)$$

【0053】また同様にトランジスタQ7及びQ8は、それぞれコンデンサC13の両端にベースを接続し、このベース電圧に応じて、出力電圧 $-V_{out}$ 及び V_{out} でなる出力端より、次式で表される電流 i_{L2} を流出させることになる。

【0054】

【数12】

$$i_{L2} = \frac{-V_L - (V_L)}{2R_2} = \frac{-V_L}{R_2} \quad \dots\dots (12)$$

【0055】ここで(8)式を(12)式に代入すれば、次式の関係式を得ることができる。

【0056】

【数13】

$$i_{L2} = \frac{V_{in} - V_{out}}{SC1 \cdot R1 \cdot R2} \quad \dots\dots (13)$$

【0057】これにより抵抗 R_e 及びコンデンサC14、C15が接続されていないとした場合に、出力端よりそれぞれトランジスタQ5及びQ6側を見たインピーダンスZは、次式により表され、これによっても入出力端に非接地型のアクティブインダクタンスZ(=C1・R1・R2)が形成されていることが分かる。

【0058】

【数14】

$$Z = \frac{V_{in} - V_{out}}{i_{L2}} = SC1 \cdot R1 \cdot R2 \quad \dots\dots (14)$$

12

【0059】このようにして形成される非接地型のアクティブインダクタンスZ(=C1・R1・R2)の接続端でなる入出力端においては、トランジスタQ1、Q2、Q5、Q6によりハイインピーダンスに保持されて所定の直流レベルによりバイアスされ、コンデンサC14、C15、抵抗 R_e が接続されていることにより、移相器40は、図2に示す等化回路により示すことができる。

【0060】これにより入出力間における伝達関数T

(S)は、次式により表され、これにより入力信号に対して出力信号の位相を90度変化させる2次の移相器を構成することができる。なおここでL1は、SC1・R1・R2である。

【0061】

【数15】

$$T(S) = \frac{V_{out}}{V_{in}} = \frac{S^2 - \frac{S}{C2R_e} + \frac{1}{L1C2}}{S^2 + \frac{S}{C2R_e} + \frac{1}{L1C2}} \quad \dots\dots (15)$$

【0062】以上の構成によれば、2対の差動対トランジスタQ1及びQ2、Q5及びQ6によりそれぞれコンデンサC14及びC15の両端をハイインピーダンスにより保持すると共に、差動対トランジスタQ1及びQ2に入力信号 V_{in} 、 $-V_{in}$ を入力して入力信号 V_{in} 、 $-V_{in}$ に対して90度位相の異なる位相信号を生成し、この位相信号に応じて入出力端より電流を流出させることにより、非接地型のアクティブインダクタンスをそれぞれコンデンサC14及びC15に並列に接続してなる4端子回路網を形成することができる。これにより抵抗 R_e をたすき掛けに接続して、移相器を構成することができる。このときバйкаッドフィルタのように積分回路を用いなくても所望の特性による移相器を構成することができる。これによりオフセット電圧の発生を防止することができる。従ってその分全体としてダイナミックレンジの損失を有効に回避して、高SN比により入力信号を処理することができる。

【0063】また積分回路を用いなくて良いことによ

り、低電圧により動作させることができ、その分全体の消費電力を低減することができる。

【0064】さらにNPN型トランジスタのみにより構成できることにより、バйкаッドフィルタによる場合のようにPNP型トランジスタを使用することによる周波数特性の劣化を防止することができ、周波数の高い復調回路等に適用することができる。

【0065】さらに全体として差動入力、差動出力により移相器を構成することができ、その分前後の信号処理回路との入出力を簡略化することができ、さらにSN

比、安定度を向上することができる。

【0066】これらにより集積回路化して、チップ面積を低減でき、その分簡易な構成により集積回路化することができる。

【0067】(2) 第2の実施の形態

図3は、第2の実施の形態に係る移相器を示す接続図である。この移相器49では、それぞれ入力端に抵抗 R_{in} でなるドライブ抵抗を接続し、また出力端に抵抗 R_{out} でなる終端抵抗を接続する。

【0068】この場合等化回路は、図4に示すように表すことができ、伝達関数 $F(S)$ は、次式により表される。

【0069】

【数16】

$$F(S) = \frac{V_{out}}{V_{in}} = \frac{R_e}{4R + 2R_e} \cdot \frac{S^2 - \frac{S}{C_2 R_e} + \frac{1}{L_1 C_2}}{S^2 + \frac{S}{C_2 \cdot 2R_e} + \frac{1}{L_1 C_2}}$$

..... (16)

【0070】この(16)式の伝達関数 $F(S)$ が移相器を示すのは、 $R_{in} = R_{out} = R$ のとき、 $C_2/R_e = C_2/2R$ でなることにより、 $R_e = 2R_{in}$ により移相器を構成することができる。

【0071】図3に示す構成によっても第1の実施の形態と同様の効果を得ることができる。また梯子型伝送網内に移相器を直流オフセット無く挿入することにより、群遅延特性(Group-Delay)を補正することができる。

【0072】(3) 第3の実施の形態

図5は、本発明の第3の実施の形態に係るクウォドレイチャ方式の検波回路であり、例えば中間周波回路より出力されるFM変調信号 S_{51} をバンドパスフィルタ(BPF)52に与える。

【0073】ここでバンドパスフィルタ52は、搬送波周波数 f_0 を中心として、FM変調信号 S_{51} を帯域制限して出力することにより、このFM変調信号 S_{51} の搬送波信号に対して90度の位相差を有する信号に対して、FM変調信号 S_{51} の周波数に応じて位相が変化してなる帯域制限信号 S_{52} を出力する。位相弁別回路54は、FM変調信号 S_{51} と帯域制限信号 S_{52} とを乗算して低域成分を出力することにより、従来構成(図14)における移相器を省略して、FM変調信号 S_{51} の周波数に応じて信号レベルが変化してなるFM検波信号 S_{53} を出力する。

【0074】図6は、バンドパスフィルタ52を示す接続図である。バンドパスフィルタ52は、それぞれドライブ抵抗 R_{21} 及び R_{22} を介して、前段の信号処理回路より差動入力によりFM変調信号 S_{51} を入力する。なおここでは、FM変調信号 S_{51} を差動入力 V_{in} 及

び $-V_{in}$ により示す。バンドパスフィルタ52は、差動入力 V_{in} 及び $-V_{in}$ をコンデンサ C_{21} の両端に受ける。コンデンサ C_{21} は、並列共振容量を構成し、容量が値 $C_d/2$ に設定され、抵抗 R_{21} 及び R_{22} は、抵抗値 R_d に設定されるようになされている。

【0075】トランジスタ Q_{11} 及び Q_{12} は、エミッタフォロウ回路構成によるハイインピーダンス入力の差動対であり、トランジスタ $Q_{13} \sim Q_{16}$ 、抵抗 $R_{23} \sim R_{25}$ 、コンデンサ C_{23} 、電流源61、62と共にそれぞれ90度の移相器を構成する。

【0076】すなわちトランジスタ Q_{11} 及び Q_{12} は、それぞれコレクタが電源 V_{CC} に接続され、エミッタに抵抗 R_{23} 及び R_{24} が接続される。トランジスタ Q_{11} 及び Q_{12} は、この抵抗 R_{23} 及び R_{24} の他端がコンデンサ C_{23} により接続される。さらにトランジスタ Q_{11} 及び Q_{12} は、コンデンサ C_{23} の両端がそれぞれトランジスタ Q_{13} 及び Q_{14} のコレクタに接続され、これらトランジスタ Q_{13} 及び Q_{14} のエミッタに電流源61及び62が接続され、またこれらトランジスタ Q_{13} 及び Q_{14} のエミッタが抵抗 R_{25} により接続されるようになされている。これらによりトランジスタ Q_{11} 及び Q_{12} は、入力端をハイインピーダンスにより保持して、入力信号 V_{in} 及び $-V_{in}$ に対してそれぞれ90度位相の変化してなる位相信号をコンデンサ C_{23} の両端に生成する。なおここでコンデンサ C_{23} の容量は、 $C_0/2$ である。また抵抗 R_{23} 及び R_{24} は、抵抗値 R_0 に設定される。

【0077】またトランジスタ Q_{11} 及び Q_{12} は、それぞれエミッタに電流源63及び64を接続してなるトランジスタ Q_{15} 及び Q_{16} のベースに、コンデンサ C_{23} の両端が接続され、これらトランジスタ Q_{15} 及び Q_{16} のエミッタが、他方のトランジスタ Q_{12} 及び Q_{11} に接続されたトランジスタ Q_{13} 及び Q_{14} のベースに接続されるようになされている。

【0078】なおこのトランジスタ Q_{13} 及び Q_{14} のエミッタを接続する抵抗 R_{25} は、抵抗 R_{23} 及び R_{24} の抵抗値の2倍の抵抗値 $2R_0$ に設定されるようになされている。

【0079】トランジスタ Q_{17} 及び Q_{18} は、電流源65及び66によりそれぞれエミッタを接地し、抵抗 R_{26} によりエミッタが接続される。さらにトランジスタ Q_{17} 及び Q_{18} は、それぞれトランジスタ Q_{15} 及び Q_{16} のエミッタをベースに接続し、電流可変回路68を介してトランジスタ Q_{11} 及び Q_{12} のベースにコレクタを接続する。ここで抵抗 R_{26} は、抵抗値 $2R_2$ に設定されるようになされている。

【0080】電流可変回路68は、トランジスタ Q_{17} 及び Q_{18} のコレクタ電流をそれぞれ K 倍して入力端より流出させる。これによりトランジスタ Q_{17} 及び Q_{18} は、電流可変回路68の制御により、コンデンサ C_2

20

30

40

50

3の端子電圧でなる位相信号に応じて入力端を電流駆動する。

【0081】図6の構成において、FM変調信号S51は、差動入力Vin及び-Vinとして、抵抗R21及びR22を介して、ハイインピーダンス入力のトランジスタQ11及びQ12に入力される。

【0082】ここでトランジスタQ11及びQ12のベース電圧をそれぞれVB及び-VB、コンデンサC23の両端電圧をそれぞれVL及び-VLとおき、コンデンサC23のトランジスタQ11側においてキルヒホッフの定理を適用すると、このバンドパスフィルタ52においては、次式の関係式を得ることができる。なおここでi5は、抵抗R23の電流であり、i6は、コンデンサC23の電流であり、i7は、トランジスタQ14のコレクタ電流である。

【0083】

$$\text{【数17】} \quad i5 = i6 + i7 \quad \dots\dots (17)$$

【0084】

$$\text{【数18】} \quad i6 = \frac{VB - VL}{R0} \quad \dots\dots (18)$$

【0085】

$$\begin{aligned} \text{【数19】} \quad i6 &= \frac{2VL}{2} \\ &= \frac{VL \cdot SC0}{SC0} \quad \dots\dots (19) \end{aligned}$$

【0086】ここでトランジスタQ15及びQ16のベースにコンデンサC23の両端が接続され、これらトランジスタQ15及びQ16のエミッタが、他方のトランジスタQ12及びQ11に接続されたトランジスタQ14及びQ13のベースに接続されるようになされていることにより、(17)式の電流i7は、次式により表される。

【0087】

$$\begin{aligned} \text{【数20】} \quad i7 &= \frac{VL - (-VL)}{2R0} \\ &= \frac{-VL}{R0} \quad \dots\dots (20) \end{aligned}$$

【0088】これらより次式の関係式を得ることができる。

【0089】

$$\text{【数21】} \quad \frac{VB - VL}{R0} = VL \cdot SC0 - \frac{VL}{R0} \quad \dots\dots (21)$$

【0090】さらにこの(21)式を整理すれば、次式

の関係式を得ることができ、これによりコンデンサC23の両端電圧VL及び-VLにおいては、トランジスタQ11及びQ12のベース入力を積分してなる90度位相成分が現れることが分かる。すなわちコンデンサC23の両端に、入力信号Vin、-Vinに対して90度位相の変化してなる位相信号が現れることになる。

【0091】

$$\text{【数22】} \quad VL = \frac{VB}{SC0 \cdot R0} \quad \dots\dots (22)$$

【0092】ここでトランジスタQ17及びQ18は、それぞれトランジスタQ15及びQ16のエミッタをベースに接続し、このベース電圧に応じて、抵抗R21及びR22の両端より、次式で表される電流iLのK倍値を流出させることになる。

【0093】

$$\text{【数23】} \quad iL = \frac{VL - (-VL)}{2R2} = \frac{VL}{R2} \quad \dots\dots (23)$$

20 【0094】ここで(22)式を(23)式に代入すれば、次式の関係式を得ることができる。

【0095】

$$\text{【数24】} \quad iL = \frac{VB}{SC0 \cdot R0 \cdot R2} \quad \dots\dots (24)$$

【0096】これにより、図7に示すように、抵抗R11及びR12の両端に、非接地型のアクティブインダクタンスZ(=K・C0・R0・R2)が接続されていることが分かる。これにより抵抗R21及びR22の抵抗値Rd、コンデンサC21の容量Cd/2を用いて、次式の関係式を得ることができる。

【0097】

$$\text{【数25】} \quad \frac{(Vin - VB)}{Rd} = VB \cdot SCd + \frac{VL}{KR2}$$

$$VL = \frac{VB}{SC0R0}$$

40

$$\frac{VB}{Vin} = \frac{\frac{S}{CdRd}}{S^2 + \frac{S}{CdRd} + \frac{1}{KC0CdR0R2}} \quad \dots\dots (25)$$

【0098】これによりトランジスタQ11及びQ12のベースに接続されてなる出力端の端子電圧VB及び-VBにおいては、信号源Vin及び-Vinのバンドパス出力でなることが分かる。また信号源Vin及び-Vinより見たインピーダンスZ1(図7)は、次式により表される。

【0099】

50

17

【数26】

$$Z1 = \frac{Rd}{1 - \frac{VB}{Vin}}$$

$$= Rd + \frac{1}{SCd + \frac{1}{SKCOROR2}} \quad \dots\dots (26)$$

【0100】またこれらを整理すれば、次式の関係式を得ることができ、これによりコンデンサC23の両端出力によりローパス出力を得ることができることが分かる。

【0101】

【数27】

$$VL = \frac{VB}{SCO \times RO}$$

$$= \frac{1}{\frac{COROCdRd}{S^2 + \frac{S}{CdRd} + \frac{1}{KCOCdROR2}}} \times Vin \quad \dots\dots (27)$$

【0102】また(25)式及び(27)式の分母の1次の項より、このバンドパスフィルタ52のf0及びQは、次式により表すことができる。

【0103】

【数28】

$$f0 = \frac{1}{2\pi (KCOCdROR2)^{1/2}} \quad \dots\dots (28)$$

【0104】

【数29】

$$Q = Cd \times Rd \times \frac{1}{(KCOCdROR2)^{1/2}}$$

$$= Rd \times \frac{Cd^{1/2}}{(KCOROR2)^{1/2}} \quad \dots\dots (29)$$

【0105】かくして電流可変回路68における電流増幅率Kを可変して、中心周波数f0、Qを調整でき、この電流増幅率Kを調整してバンドパスフィルタ52の中心周波数f0をFM変調信号S51の搬送波周波数に設定して、このバンドパスフィルタ52より、搬送波信号に対して90度の位相差により同期してなる基準信号に対して、FM変調信号S51の周波数変位に応じて位相が変化してなる出力信号S52を得ることができる。

【0106】従ってこの出力信号S52により位相弁別回路54でFM変調信号S51を乗算して、FM検波信号S53を得ることができる。

【0107】図5に示す構成によれば、ハイインピーダンス入力による差動対のトランジスタQ11及びQ12

18

にFM変調信号S51(入力信号Vin、-Vin)を入力し、FM変調信号S51に対して90度位相の変化してなる位相信号を生成し、この位相信号に応じて入力信号Vin、-Vinより電流iLを流出させることにより、非接地型のアクティブインダクタンスを形成することができる。

【0108】これによりこのアクティブインダクタンスを用いたバンドパスフィルタによりFM変調信号S51を帯域制限して位相弁別回路54に供給することにより、移相器を用いなくてもFM変調信号S51を処理することができ、集積回路化に適したFM検波回路を得ることができる。

【0109】すなわちIC回路内にインダクタンスを取り込めるので、インダクタンス等の調整が必要な素子が不要になり、その分簡易な構成により集積回路化することができ、また調整に要する時間を短縮化することができる。

【0110】特にテレビジョン受像機及びラジオ受信機等の音声検波回路及びAFC検波回路等に使用することにより、バラツキによる特性の劣化を改善して性能を向上することができ、また全体構成を簡略化し、さらに基板面積を縮小することができる。

【0111】またオフセット電圧の発生を防止することができ、全体としてダイナミックレンジの損失を有効に回避して、高SN比により入力信号を処理することができる。また積分回路を用いなくて良いことにより、低電圧により動作させることができ、その分全体の消費電力を低減することができる。

【0112】さらにNPN型トランジスタのみにより構成できることにより、バイカッドフィルタによる場合のようにPNP型トランジスタを使用することによる周波数特性の劣化を防止することができる。高いQを簡易に得ることができ、さらに全体として差動入力、差動出力によりフィルタを構成することができ、その分前後の信号処理回路との入出力を簡略化することができる。

【0113】(4)第4の実施の形態

図8は、本発明の第4の実施の形態に係るAM同期検波回路を示すブロック図である。このAM同期検波回路70は、テレビジョン受像器、ラジオ受信機等に適用される。このAM同期検波回路70は、例えば中間周波回路より出力されるAM変調信号S71を掛け算器72に与え、ここで電圧制御型発振回路(VCO)73の出力信号S72と乗算する。ローパスフィルタ74は、この掛け算器72の出力信号を帯域制限して出力し、電圧制御型発振回路73は、このローパスフィルタ74の出力信号を制御信号VCとして受け、出力信号S72及びS73の周波数を可変する。これにより電圧制御型発振回路73は、掛け算器72、ローパスフィルタ74と共に、PLL回路を構成し、それぞれ90度及び0度の位相差によりAM変調信号S71に位相同期してなる出力信号

S72及びS73を生成する。

【0114】掛け算器76は、この出力信号S73とAM変調信号S71とを乗算することにより、AM変調信号S71をエンベロープ検波してなるAM検波信号S74を出力する。

【0115】図9は、この電圧制御型発振回路73を示す接続図である。この電圧制御型発振回路73において、図6について上述したバンドパスフィルタ52と同一の構成は、対応する符号を付して示し、重複した説明は省略する。

【0116】すなわちこの電圧制御型発振回路73は、図10に示すように、アクティブインダクタンスによるバンドパスフィルタ80と、このバンドパスフィルタ80の出力信号を帰還する帰還回路81とにより構成される。

【0117】ここでバンドパスフィルタ80は、コンデンサC21の両端が差動出力による第1の発振出力端に設定され、コンデンサC23の両端が、この第1の発振出力端に対して90度位相の異なる第2の発振出力端に設定される。バンドパスフィルタ80は、この出力端の20 設定と、電流可変回路82とが異なる以外、図6について上述したバンドパスフィルタ52と同一に構成される。電流可変回路82は、制御信号VCに応じて電流増幅率Kを可変し、これによりバンドパスフィルタ80の共振周波数f0を可変する。

【0118】帰還回路81は、第1の発振出力端でもなるバンドパスフィルタ80の入力端を、それぞれドライブ抵抗R21、R22を介して電源ラインVCCに接続し、これによりこの入力端をドライブ抵抗R21、R22の抵抗値により終端する。さらに帰還回路81は、この第1の発振出力端のうちの1方の出力端より出力される発振出力により、他方の出力端を駆動し、これによりバンドパスフィルタ80の出力信号をバンドパスフィルタ80に正帰還する。

【0119】すなわち帰還回路81において、トランジスタQ31及びQ32は、それぞれ電流源83及び84をエミッタに有するエミッタフォロウ回路を構成し、それぞれ第1の発振出力端よりバンドパスフィルタ80の出力信号をベースに受け、エミッタ出力をトランジスタQ33及びQ34に出力する。これらトランジスタQ33及びQ34は、差動対を構成し、それぞれ電流源85及び86をエミッタに有し、エミッタ間を抵抗R31により接続する。さらにトランジスタQ33及びQ34は、このベース入力に対応する入力端とは逆側の入力端に、コレクタ出力を帰還する。

【0120】ここでこの帰還回路81における帰還量は、バンドパスフィルタ80より発振出力を継続して安定に出力するのに十分な帰還量に設定される。

【0121】これらによりAM同期検波回路70は、このバンドパスフィルタ80の第2の発振出力(VL)を

掛け算器72に出力すると共に、第1の発振出力(VB)を掛け算器76に出力することにより、AM変調信号S71を復調するようになされている。またこのときこれら第1及び第2の発振出力を差動出力により掛け算器に入力して、全体として差動対により集積回路化するようになされている。

【0122】図8に示す構成によれば、アクティブインダクタンスによるバンドパスフィルタと、このバンドパスフィルタの出力信号を正帰還する帰還回路とにより電圧制御型発振回路を構成し、このときこの帰還回路からの差動入力による入力信号をハイインピーダンスにより受けて90度位相の異なる位相信号を生成し、電流増幅率を可変して、この位相信号に応じた駆動電流を入力端より流出させるようにバンドパスフィルタを構成することにより、集積回路化に好適な電圧制御型発振回路、AM検波回路を得ることができる。

【0123】すなわち移相器を用いなくてもAM変調信号を処理することができ、その分簡易な構成により集積回路化することができ、また調整に要する時間を短縮化することができる。さらにテレビジョン受像機及びラジオ受信機等の音声検波回路及びAFC検波回路等に使用することにより、バラツキによる特性の劣化を改善して性能を向上することができ、また全体構成を簡略化し、さらに基板面積を縮小することができる。

【0124】またオフセット電圧の発生を防止することができ、全体としてダイナミックレンジの損失を有効に回避して、高SN比によりビデオ信号等を処理することができる。また積分回路を用いなくて良いことにより、低電圧により動作させることができ、その分全体の消費電力を低減することができる。

【0125】さらにNPN型トランジスタのみにより構成できることにより、バイカッドフィルタによる移相器を使用する場合のようにPNP型トランジスタを使用することによる周波数特性の劣化を防止することができる。さらに高いQを簡易に得ることができ、さらに全体として差動入力、差動出力によりフィルタを構成することができ、その分前後の信号処理回路との入出力を簡略化することができる。

【0126】(5)第5の実施の形態

図11は、携帯電話等の移動体通信機に適用されるQPSK復調回路を示すブロック図である。このQPSK復調回路90は、中間周波回路より出力されるQPSK変調信号S91を掛け算器92に与え、ここで電圧制御型発振回路73の第2の発振出力VLと乗算する。ローパスフィルタ94は、この掛け算器92の出力信号を帯域制限して出力し、電圧制御型発振回路73は、このローパスフィルタ94の出力信号を制御信号VCとして入力する。これにより掛け算器92、電圧制御型発振回路73、ローパスフィルタ94は、PLL回路を構成し、それぞれ0度及び90度の位相差によりQPSK変調信号

の搬送波 S91 に位相同期してなる出力信号 VB 及び VL を生成する。

【0127】加算器 96 及び 97 は、これら 2 つの出力信号 VB 及び VL を演算処理することにより、それぞれ 45 度及び 135 度の位相差により QPSK 変調信号の搬送波 S91 に位相同期してなる出力信号 $\phi 45$ 及び $\phi 135$ を生成する。

【0128】掛け算器 98 は、この出力信号 $\phi 45$ と QPSK 変調信号 S91 とを乗算して低域成分を出力することにより、Q 軸を基準にして QPSK 変調信号 S91 を復調してなる Q 信号 SQ を出力する。また掛け算器 99 は、出力信号 $\phi 135$ と QPSK 変調信号 S91 とを乗算して低域成分を出力することにより、I 軸を基準にして QPSK 変調信号 S91 を復調してなる I 信号 SI を出力する。

【0129】図 11 に示す構成によれば、図 9 について上述した電圧制御発振回路を QPSK 復調回路 90 に適用して、90 度位相の異なる出力信号 VB 及び VL を演算処理してそれぞれ 45 度及び 135 度の位相差による出力信号 $\phi 45$ 及び $\phi 135$ を生成することにより、移相器を用いなくても QPSK 変調信号を復調することができ、これにより集積回路化に適した電圧制御型発振回路、この電圧制御型発振回路を用いた復調回路を得ることができる。

【0130】(6) 他の実施の形態

なお上述の第 5 の実施の形態においては、QPSK 変調信号を復調する場合について述べたが、本発明はこれに限らず、多値の PSK 変調信号を復調する場合、さらには位相変調信号を復調する場合にも広く適用することができる。

【0131】また上述の実施の形態においては、振幅変調信号、周波数変調信号、位相変調信号を復調する場合について述べたが、本発明はこれに限らず、例えば振幅位相変調等、種々の変調信号を処理する場合に広く適用することができる。

【0132】また上述の実施の形態においては、電圧制御型発振回路により復調回路を構成する場合について述べたが、本発明はこれに限らず、例えば FM 音源等、種々の発振回路等に広く適用することができる。

【0133】

【発明の効果】上述のように本発明によれば、入力端等をハイインピーダンスにより保持して、入力信号に対して 90 度位相の異なる位相信号を生成し、この位相信号に応じた駆動電流をそれぞれ入力信号より流出させるこ

とにより、集積回路化に好適な移相器、電圧制御型発振回路、復調回路、これらを用いた信号処理装置を得ることができる。

【図面の簡単な説明】

【図 1】本発明の第 1 の実施の形態に係る移相器を示す接続図である。

【図 2】図 1 の移相器の等化回路を示す接続図である。

【図 3】本発明の第 2 の実施の形態に係る移相器を示す接続図である。

10 【図 4】図 3 の移相器の等化回路を示す接続図である。

【図 5】本発明の第 3 の実施の形態に係る FM 検波回路を示すブロック図である。

【図 6】図 5 の FM 検波回路に適用されるバンドパスフィルタを示す接続図である。

【図 7】図 6 のバンドパスフィルタの等化回路を示す接続図である。

【図 8】本発明の第 4 の実施の形態に係る AM 検波回路を示すブロック図である。

20 【図 9】図 8 の AM 検波回路に適用される電圧制御型発振回路を示す接続図である。

【図 10】図 9 の電圧制御型発振回路のブロック図である。

【図 11】本発明の第 5 の実施の形態に係る QPSK 復調回路を示すブロック図である。

【図 12】従来の AM 同期検波回路を示すブロック図である。

【図 13】従来の QPSK 復調回路を示すブロック図である。


30 【図 14】従来の FM 検波回路を示すブロック図である。

【図 15】バイカッドフィルタによる移相器を示すブロック図である。


【符号の説明】

1、70……AM 同期検波回路、2、6、12、16、18……掛け算器、3、73……電圧制御型発振回路、4、14、74、94……ローパスフィルタ、5、15、17、23、30、40、49……移相器、11、90……QPSK 復調回路、21、50……FM 検波回路、22、52、80……バンドパスフィルタ、24……位相弁別回路、L、L1……インダクタンス、Q1～Q34……トランジスタ、R13～R31、Re、Rin、Rout……抵抗、C1～C23……コンデンサ、68、82……電流可変回路、81……帰還回路


【図1】




【図10】




【図2】




【図4】




【図5】




【図7】




【図3】




【図6】




【図14】




【図15】




【例 8】




【图9】




【図11】



【図12】



【図13】



フロントページの続き

(72)発明者 村山 宜弘
東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内